cache module
This commit is contained in:
20
sim/simv.daidir/cgname.json
Normal file
20
sim/simv.daidir/cgname.json
Normal file
@@ -0,0 +1,20 @@
|
||||
{
|
||||
"std": [
|
||||
"std",
|
||||
"reYIK",
|
||||
"module",
|
||||
1
|
||||
],
|
||||
"...MASTER...": [
|
||||
"SIM",
|
||||
"amcQw",
|
||||
"module",
|
||||
3
|
||||
],
|
||||
"tb_data_cache": [
|
||||
"tb_data_cache",
|
||||
"EULYA",
|
||||
"module",
|
||||
2
|
||||
]
|
||||
}
|
Reference in New Issue
Block a user